免费注册
会员登录
设为首页
加入收藏
咨询热线:1388-225-1054
网站首页
学习资料
板卡教程
教学资料分享
书籍&MOOC
大学计划
培训信息
合作伙伴产品
意见反馈
学习资料
FPGA各类基础
Altera入门及提高 80节
《你好FPGA》基础38讲
Verilog视频 7节
Verilog视频 16节
初级基础十课程
Verilog视频 16节
01 硬件描述语言概述
2017-12-30
59
01硬件描述语言概述
02 Verilog HDL有什么用处
2017-12-30
16
02VerilogHDL有什么用处
03 学习FPGA选择verilog还是vhdl
2017-12-30
26
03学习FPGA选择verilog还是vhdl
04 FPGA设计中如何避免冒险竞争
2017-12-30
22
04FPGA设计中如何避免冒险竞争
05 Verilog中行为级和RTL级
2017-12-30
26
05Verilog中行为级和RTL级
06 Verilog模块的编写和验证
2017-12-30
28
06Verilog模块的编写和验证
07 modelsim和quartus的使用
2017-12-30
19
07modelsim和quartus的使用
08 Verilog模块的基本构成要素
2017-12-30
9
08Verilog模块的基本构成要素
09 Verilog模块中的信号
2017-12-30
11
09Verilog模块中的信号
10 Verilog中reg和wire的不同点
2017-12-30
15
10Verilog中reg和wire的不同点
11 Verilog中阻塞与非阻塞
2017-12-30
17
11Verilog中阻塞与非阻塞
12 FPGA中数字系统的构成
2017-12-30
22
12FPGA中数字系统的构成
13 Verilog中两种不同的赋值语句
2017-12-30
8
13Verilog中两种不同的赋值语句
14 FPGA设计中时序逻辑设计要点
2017-12-30
13
14FPGA设计中时序逻辑设计要点
15 Verilog模块的种类和用途
2017-12-30
12
15Verilog模块的种类和用途
16 为什么Verilog能支持大型设计
2017-12-30
27
16为什么Verilog能支持大型设计