Chapter 4. DDR2 和DDR3 SDRAM 电路板设计指南-外部存储器接口数据手册-各器件Handbook(中文)-文本资料(持续更新)-学习资料-Intel FPGA教学资源分享/Altera FPGA学习教程
  • 免费注册   
  • 会员登录   
  • 设为首页
  • 加入收藏
  • 咨询热线:1388-225-1054

    Chapter 4. DDR2 和DDR3 SDRAM 电路板设计指南

    * 作者 : admin * 发表时间 : 2019-10-29 * 浏览 :

    点击下载:

    Chapter 4. DDR2 和DDR3 SDRAM 电路板设计指南


    目录

    4. DDR2 和DDR3 SDRAM 电路板设计指南

    ①调平和动态ODT

      读写调平

      动态ODT

      Stratix III 和Stratix IV 器件中的动态OCT

      Stratix V 器件中的动态OCT

    ②DDR2 SDRAM 电路板匹配

      外部并行匹配

      片上匹配

      推荐的匹配方案

      动态片上匹配

      ——FPGA 写入到存储器

      ——FPGA 从存储器中读取

      片上匹配( 非动态)

      Class II 外部并行匹配

      ——FPGA 写入存储器

      ——从存储器中读取FPGA

      Class I 外部并行电阻

      ——FPGA 写入存储器

      ——FPGA 从存储器中读取

      使用ODT 的Class I 匹配

      ——FPGA 写入存储器

      ——FPGA 从存储器中读取

      非并行匹配

      ——FPGA 写入存储器

      ——FPGA 从存储器中读取

    ③DDR3 SDRAM 的电路板匹配

      单列DDR3 SDRAM 未缓冲DIMM

      ——DDR3 SDRAM UDIMM 的DQS、DQ 和DM

      ——DDR3 SDRAM UDIMM 的存储器时钟

      ——DDR3 SDRAM UDIMM 的命令和地址

      Stratix III、Stratix IV 和Stratix V FPGA

      ——Stratix III、Stratix IV 和Stratix V FPGA 的DQS、DQ 和DM

      ——Stratix III、Stratix IV 和Stratix V FPGA 的存储器时钟

      ——Stratix III 和Stratix IV FPGA 的命令和地址

      多列DDR3 SDRAM 无缓冲DIMM

      DDR3 SDRAM Registered DIMM

      DDR3 SDRAM Load-Reduced DIMM

      带有调平的DDR3 SDRAM 组件

      ——带调平和不带调平的DDR3 SDRAM 组件

      ——Stratix III、Stratix IV 和Stratix V FPGA

    ④驱动强度

      驱动强度要多大才足够?

    ⑤系统负载

      组件与DIMM

      FPGA 写入存储器

      ——FPGA 从存储器中读取

      单列与双列DIMM

      Single DIMM 与多个DIMM

    ⑥设计布局指南

      DQ/DQS/DM 去偏移

      地址和命令去偏移

      去偏移实例

       封装移植

    ⑦文档修订历史