开创嵌入式计算的未来
历年来,亚洲、北欧、北美的创新大赛鼓舞了成千上万的有抱负的工程师参与了设计、创造和革新。今年,这些地区的赛事已经升级为全球性的比赛 : FPGA 创新大赛, 来自世界各地的团队藉由Intel和友晶科技的协助下,将有机会同台一起就创新嵌入式计算一较高下。比赛开放给每一位学生、老师、创客和工程师。每个团队都能有机会向世界展示他们独特的的创新能力和创作结果。
评审合格的队伍将免费获得一片DE10-NANO开发套件,并有机会角逐总决赛!
获胜者将在知名企业名声鹊起,并有机会被友晶科技、Intel和FPGA创新大赛赞助商推荐给知名企业!
阶段 1 注册并提交参赛文稿
请先注册成为一名FPGA开发设计者!报名成功者将收到系统发出的确认信及参赛队伍 ID 号码。
请于2017.12.31前在FPGA创新大赛网站上提交您的设计提案文稿。
参赛者可以在社区投票期间编辑和修改您的提案
注:所有日期和时间请以您所在时区为准。

每一份设计提案的内容需包含:
项目简介
架构框图
阐述您的作品中所用 Intel FPGA的优势
设计提案的参考范例 :
阶段 2 社区投票
获取社区投票数最高的队伍 (至多100名), 将可晋级区域半决赛并获取一套免费Terasic DE10-NANO开发板以及至多 3 片Analog Devices的插件版来设计作品。

重要日期:
设计文稿截至缴交日期:2017.12.31
(每个区域的复赛队伍数量将于2018.1.01公布)社区投票截止日期:2018.01.30
复赛名单公布时间:2018.01.31
阶段 3 开发您的设计!
参赛团队将使用DE10-NANO开发套件来完成设计。开发者可以根据设计需求使用Arduino shields或者任意其他板卡来与DE10-NANO主板相连接以进行开发。参赛者可充分利用友晶科技、Intel和其他赞助商提供的网页资源与技术支持来进行开发设计。在截止缴交日期前请上传您的最终文稿和作品演示视频(两者皆必须提交)。

设计文稿的内容需包含以下项目:
完整的项目介绍
架构框图
描述演示作品內使用FPGA的优势部分
功能描述
性能指标
设计方法
结论

作品视频需包含以下:
现场演示您的设计
描述您的设计理念和功能
(视频时长请勿超过10分钟)

重要日期:
最终文稿和作品演示视频截止缴交日期是2018.04.30
奖项
半决赛:
所有半决赛选手将在进入半决赛时获得优秀证书。
区域决赛:
特等奖(1队):奖金US $1500 +奖杯+奖牌+证书+免费前往美国参与总决赛
一等奖(1队):奖金US $1200 +奖杯+奖牌+证书+免费前往美国参与总决赛
二等奖(1队):奖金US $1000 +奖杯+奖牌+证书+免费前往美国参与总决赛
三等奖(3队):奖金US $800 +奖牌+证书+DE10-Lite开发套件DE10-Lite Kit
优胜奖(4队):奖金US $500 +优胜奖牌+证书+DE10-Lite开发套件 DE10-Lite Kit
成就奖(10队):奖金US $200 +证书
全球总决赛:
总冠军(1队): 奖金US$5000 +冠军奖杯+冠军奖牌+证书+Terasic DE10-Pro开发板一套
一等奖(1队):奖金US$3500 +奖杯+银牌+证书+Terasic DE10-Pro开发板一套
二等奖(1队):奖金US$2000 +奖杯+铜牌+证书+ Terasic DE10-Pro开发板一套
三等奖(3队):奖金US$1000 +铁牌+证书
优胜奖(6队):证书+Terasic DE10-Standard开发板
大赛规则
团队人数不超过三名。
所有参赛者年龄必须在15周岁以上。
一名参赛者仅能参加一个队伍。
参赛者(尤其是学生)可以由一名老师/教授指导。
所有参赛作品必须在截止日期前提交;不接受延期或迟交的申请。
团队成员不能擅自改变。如果团队成员因为某种原因需要被替换,必须向组委会申请批准。
所有设计必须基于DE10-NANO上面完成,如果有需要可以增加连接其他硬件(如Arduino shield)。
现有的设计可以提交,但它们不能在之前的任何形式的比赛中提交过,而且不能以任何形式出售。若有看似商业产品的参赛设计, 组委会保留拒绝其参赛的权力。每个设计必须由提交它的参与者创建。设计中所包含的开源代码必须明确地指出其所有权和/或作者身份。设计中包含的第三方IP必须标明使用许可。
您可以在评审日期前的任何时间修改或完善您的设计。您在大赛网站上的最新版本的设计提案、文稿、视频将被保存並参与评审。
进入区域决赛的团队必须将整个项目源代码上传至FPGA创新大赛GitHub。包含以下条目:
Intel® Quartus® 专案
处理器的源代码(可酌情提供)
ARM CPU application code & driver(s)
Linux kernel
Preloader
Makefile
Nios II CPU application code
所有团队开发的应用程序二进制文件和/或驱动程序的开放源代码归属必须包含在內。我们建议使用宽松的开放源代码许可如BSD, MIT或 Apache V2.0。
在加入竞赛时,您已知晓您是提交项目的创建者,并允许友晶科技和FPGA创新大赛赞助商以宣传目的使用您的设计。
团队不应在其设计中包括友晶科技或赞助商的商标,或暗示友晶科技或其赞助商以任何方式的背书。
如果您认为有一个团队不正当的使用您的开发的知识产权,您可以通过创新FPGA网站向友晶科技提交一份争议。
友晶科技和竞赛赞助商的员工没有资格参加这个比赛。
FPGA所特有的优点
FPGA创新大赛给开发者提供了一个展示单一或更多FPGA优势的机会,并说明FPGAs是如何使处理器变得更好的。
对于能以FPGA展示并实现以下功能的设计给予更多重视:
提高效能
(Boost performance)适应性
(Adapt to changes)扩展I/O
(Expand I/O)

如何展示FPGA的优势:
提高效能
使用FPGA执行任务或功能的速度要比CPU执行的速度更快。
使用FPGA从CPU上卸载(off-load)任务或函数,使处理器可以释放效能好执行其他工作。
适应性
使用FPGA执行一项执行由于不断发展的标准、算法方法或安全威胁而随着时间变化的任务或功能。
使用FPGA来演示随时间变化的设计的可扩展性,它可以扩展或增强系统功能。
Expand I/O
使用FPGA添加一个或多个非本地处理器的接口。
使用FPGA创建适合应用程序的自定义外围设置。